main
Last change
on this file since fb852a1 was 8e213be, checked in by PulkoMandy <pulkomandy@…>, 3 years ago |
Gemini: schematics with ASIC unlock handling
Add a second GAL and a 8bit comparator to manage the ASIC unlocking
|
-
Property mode
set to
100644
|
File size:
3.9 KB
|
Line | |
---|
1 | update=10/10/2021 23:44:36
|
---|
2 | version=1
|
---|
3 | last_client=kicad
|
---|
4 | [cvpcb]
|
---|
5 | version=1
|
---|
6 | NetITyp=0
|
---|
7 | NetIExt=.net
|
---|
8 | PkgIExt=.pkg
|
---|
9 | NetDir=
|
---|
10 | LibDir=
|
---|
11 | NetType=0
|
---|
12 | [cvpcb/libraries]
|
---|
13 | EquName1=devcms
|
---|
14 | [general]
|
---|
15 | version=1
|
---|
16 | [eeschema]
|
---|
17 | version=1
|
---|
18 | LibDir=
|
---|
19 | [pcbnew]
|
---|
20 | version=1
|
---|
21 | PageLayoutDescrFile=
|
---|
22 | LastNetListRead=ramcard.net
|
---|
23 | CopperLayerCount=2
|
---|
24 | BoardThickness=1.6002
|
---|
25 | AllowMicroVias=0
|
---|
26 | AllowBlindVias=0
|
---|
27 | RequireCourtyardDefinitions=0
|
---|
28 | ProhibitOverlappingCourtyards=1
|
---|
29 | MinTrackWidth=0.1524
|
---|
30 | MinViaDiameter=0.889
|
---|
31 | MinViaDrill=0.508
|
---|
32 | MinMicroViaDiameter=0.508
|
---|
33 | MinMicroViaDrill=0.127
|
---|
34 | MinHoleToHole=0.25
|
---|
35 | TrackWidth1=0.381
|
---|
36 | TrackWidth2=0.2032
|
---|
37 | TrackWidth3=0.381
|
---|
38 | TrackWidth4=0.8001
|
---|
39 | ViaDiameter1=0.889
|
---|
40 | ViaDrill1=0.635
|
---|
41 | ViaDiameter2=1.50114
|
---|
42 | ViaDrill2=0.39878
|
---|
43 | dPairWidth1=0.2
|
---|
44 | dPairGap1=0.25
|
---|
45 | dPairViaGap1=0.25
|
---|
46 | SilkLineWidth=0.381
|
---|
47 | SilkTextSizeV=1.524
|
---|
48 | SilkTextSizeH=1.524
|
---|
49 | SilkTextSizeThickness=0.3048
|
---|
50 | SilkTextItalic=0
|
---|
51 | SilkTextUpright=1
|
---|
52 | CopperLineWidth=0.381
|
---|
53 | CopperTextSizeV=2.032
|
---|
54 | CopperTextSizeH=1.524
|
---|
55 | CopperTextThickness=0.3048
|
---|
56 | CopperTextItalic=0
|
---|
57 | CopperTextUpright=1
|
---|
58 | EdgeCutLineWidth=0.381
|
---|
59 | CourtyardLineWidth=0.05
|
---|
60 | OthersLineWidth=0.381
|
---|
61 | OthersTextSizeV=1
|
---|
62 | OthersTextSizeH=1
|
---|
63 | OthersTextSizeThickness=0.15
|
---|
64 | OthersTextItalic=0
|
---|
65 | OthersTextUpright=1
|
---|
66 | SolderMaskClearance=0.254
|
---|
67 | SolderMaskMinWidth=0.25
|
---|
68 | SolderPasteClearance=0
|
---|
69 | SolderPasteRatio=0
|
---|
70 | [pcbnew/Layer.F.Cu]
|
---|
71 | Name=Dessus
|
---|
72 | Type=0
|
---|
73 | Enabled=1
|
---|
74 | [pcbnew/Layer.In1.Cu]
|
---|
75 | Name=In1.Cu
|
---|
76 | Type=0
|
---|
77 | Enabled=0
|
---|
78 | [pcbnew/Layer.In2.Cu]
|
---|
79 | Name=In2.Cu
|
---|
80 | Type=0
|
---|
81 | Enabled=0
|
---|
82 | [pcbnew/Layer.In3.Cu]
|
---|
83 | Name=In3.Cu
|
---|
84 | Type=0
|
---|
85 | Enabled=0
|
---|
86 | [pcbnew/Layer.In4.Cu]
|
---|
87 | Name=In4.Cu
|
---|
88 | Type=0
|
---|
89 | Enabled=0
|
---|
90 | [pcbnew/Layer.In5.Cu]
|
---|
91 | Name=In5.Cu
|
---|
92 | Type=0
|
---|
93 | Enabled=0
|
---|
94 | [pcbnew/Layer.In6.Cu]
|
---|
95 | Name=In6.Cu
|
---|
96 | Type=0
|
---|
97 | Enabled=0
|
---|
98 | [pcbnew/Layer.In7.Cu]
|
---|
99 | Name=In7.Cu
|
---|
100 | Type=0
|
---|
101 | Enabled=0
|
---|
102 | [pcbnew/Layer.In8.Cu]
|
---|
103 | Name=In8.Cu
|
---|
104 | Type=0
|
---|
105 | Enabled=0
|
---|
106 | [pcbnew/Layer.In9.Cu]
|
---|
107 | Name=In9.Cu
|
---|
108 | Type=0
|
---|
109 | Enabled=0
|
---|
110 | [pcbnew/Layer.In10.Cu]
|
---|
111 | Name=In10.Cu
|
---|
112 | Type=0
|
---|
113 | Enabled=0
|
---|
114 | [pcbnew/Layer.In11.Cu]
|
---|
115 | Name=In11.Cu
|
---|
116 | Type=0
|
---|
117 | Enabled=0
|
---|
118 | [pcbnew/Layer.In12.Cu]
|
---|
119 | Name=In12.Cu
|
---|
120 | Type=0
|
---|
121 | Enabled=0
|
---|
122 | [pcbnew/Layer.In13.Cu]
|
---|
123 | Name=In13.Cu
|
---|
124 | Type=0
|
---|
125 | Enabled=0
|
---|
126 | [pcbnew/Layer.In14.Cu]
|
---|
127 | Name=In14.Cu
|
---|
128 | Type=0
|
---|
129 | Enabled=0
|
---|
130 | [pcbnew/Layer.In15.Cu]
|
---|
131 | Name=In15.Cu
|
---|
132 | Type=0
|
---|
133 | Enabled=0
|
---|
134 | [pcbnew/Layer.In16.Cu]
|
---|
135 | Name=In16.Cu
|
---|
136 | Type=0
|
---|
137 | Enabled=0
|
---|
138 | [pcbnew/Layer.In17.Cu]
|
---|
139 | Name=In17.Cu
|
---|
140 | Type=0
|
---|
141 | Enabled=0
|
---|
142 | [pcbnew/Layer.In18.Cu]
|
---|
143 | Name=In18.Cu
|
---|
144 | Type=0
|
---|
145 | Enabled=0
|
---|
146 | [pcbnew/Layer.In19.Cu]
|
---|
147 | Name=In19.Cu
|
---|
148 | Type=0
|
---|
149 | Enabled=0
|
---|
150 | [pcbnew/Layer.In20.Cu]
|
---|
151 | Name=In20.Cu
|
---|
152 | Type=0
|
---|
153 | Enabled=0
|
---|
154 | [pcbnew/Layer.In21.Cu]
|
---|
155 | Name=In21.Cu
|
---|
156 | Type=0
|
---|
157 | Enabled=0
|
---|
158 | [pcbnew/Layer.In22.Cu]
|
---|
159 | Name=In22.Cu
|
---|
160 | Type=0
|
---|
161 | Enabled=0
|
---|
162 | [pcbnew/Layer.In23.Cu]
|
---|
163 | Name=In23.Cu
|
---|
164 | Type=0
|
---|
165 | Enabled=0
|
---|
166 | [pcbnew/Layer.In24.Cu]
|
---|
167 | Name=In24.Cu
|
---|
168 | Type=0
|
---|
169 | Enabled=0
|
---|
170 | [pcbnew/Layer.In25.Cu]
|
---|
171 | Name=In25.Cu
|
---|
172 | Type=0
|
---|
173 | Enabled=0
|
---|
174 | [pcbnew/Layer.In26.Cu]
|
---|
175 | Name=In26.Cu
|
---|
176 | Type=0
|
---|
177 | Enabled=0
|
---|
178 | [pcbnew/Layer.In27.Cu]
|
---|
179 | Name=In27.Cu
|
---|
180 | Type=0
|
---|
181 | Enabled=0
|
---|
182 | [pcbnew/Layer.In28.Cu]
|
---|
183 | Name=In28.Cu
|
---|
184 | Type=0
|
---|
185 | Enabled=0
|
---|
186 | [pcbnew/Layer.In29.Cu]
|
---|
187 | Name=In29.Cu
|
---|
188 | Type=0
|
---|
189 | Enabled=0
|
---|
190 | [pcbnew/Layer.In30.Cu]
|
---|
191 | Name=In30.Cu
|
---|
192 | Type=0
|
---|
193 | Enabled=0
|
---|
194 | [pcbnew/Layer.B.Cu]
|
---|
195 | Name=Dessous
|
---|
196 | Type=0
|
---|
197 | Enabled=1
|
---|
198 | [pcbnew/Layer.B.Adhes]
|
---|
199 | Enabled=1
|
---|
200 | [pcbnew/Layer.F.Adhes]
|
---|
201 | Enabled=1
|
---|
202 | [pcbnew/Layer.B.Paste]
|
---|
203 | Enabled=1
|
---|
204 | [pcbnew/Layer.F.Paste]
|
---|
205 | Enabled=1
|
---|
206 | [pcbnew/Layer.B.SilkS]
|
---|
207 | Enabled=1
|
---|
208 | [pcbnew/Layer.F.SilkS]
|
---|
209 | Enabled=1
|
---|
210 | [pcbnew/Layer.B.Mask]
|
---|
211 | Enabled=1
|
---|
212 | [pcbnew/Layer.F.Mask]
|
---|
213 | Enabled=1
|
---|
214 | [pcbnew/Layer.Dwgs.User]
|
---|
215 | Enabled=1
|
---|
216 | [pcbnew/Layer.Cmts.User]
|
---|
217 | Enabled=1
|
---|
218 | [pcbnew/Layer.Eco1.User]
|
---|
219 | Enabled=1
|
---|
220 | [pcbnew/Layer.Eco2.User]
|
---|
221 | Enabled=1
|
---|
222 | [pcbnew/Layer.Edge.Cuts]
|
---|
223 | Enabled=1
|
---|
224 | [pcbnew/Layer.Margin]
|
---|
225 | Enabled=0
|
---|
226 | [pcbnew/Layer.B.CrtYd]
|
---|
227 | Enabled=0
|
---|
228 | [pcbnew/Layer.F.CrtYd]
|
---|
229 | Enabled=0
|
---|
230 | [pcbnew/Layer.B.Fab]
|
---|
231 | Enabled=0
|
---|
232 | [pcbnew/Layer.F.Fab]
|
---|
233 | Enabled=0
|
---|
234 | [pcbnew/Layer.Rescue]
|
---|
235 | Enabled=0
|
---|
236 | [pcbnew/Netclasses]
|
---|
237 | [pcbnew/Netclasses/Default]
|
---|
238 | Name=Default
|
---|
239 | Clearance=0.2032
|
---|
240 | TrackWidth=0.381
|
---|
241 | ViaDiameter=0.889
|
---|
242 | ViaDrill=0.635
|
---|
243 | uViaDiameter=0.508
|
---|
244 | uViaDrill=0.127
|
---|
245 | dPairWidth=0.2
|
---|
246 | dPairGap=0.25
|
---|
247 | dPairViaGap=0.25
|
---|
248 | [schematic_editor]
|
---|
249 | version=1
|
---|
250 | PageLayoutDescrFile=
|
---|
251 | PlotDirectoryName=
|
---|
252 | SubpartIdSeparator=0
|
---|
253 | SubpartFirstId=65
|
---|
254 | NetFmtName=Pcbnew
|
---|
255 | SpiceAjustPassiveValues=0
|
---|
256 | LabSize=50
|
---|
257 | ERC_TestSimilarLabels=1
|
---|
Note:
See
TracBrowser
for help on using the repository browser.